PAPERS

PAPERS

1996年の研究業績

1996年(平成8年)の研究業績

学術論文

  1. Takeo YOSHIDA, Hitoshi KIYA, Sachio NAITO,
    "Design Verification for Register Transfer Level Design by Input Label Sets and Control Conditions",
    IEICE Trans., Vol. J79-D, No. 1, pp. 28-40, 1996-01-01. [webpage]
  2. Masahiro IWAHASHI, Noriyoshi KAMBAYASHI, Hitoshi KIYA,
    "A Motion Compensation of Scalable Decoder for Drift Reduction",
    IEICE Trans., Vol. J79-A, No. 1, pp. 125-134, 1996-01-01. [webpage]
  3. Katsushige MATSUBARA, Kiyoshi NISHIKAWA, Hitoshi KIYA,
    "Pipelined Adaptive Filters Based on Delayed LMS Algorithm",
    IEICE Trans., Vol. J79-A, No. 5, pp. 1050-1057, 1996-05-01. [webpage]
  4. Hisashi SAKANE, Hitoshi KIYA,
    "A Super-Resolution Method Based on the Discrete Cosine Transform",
    IEICE Trans. Fundamentals, Vol. E79-A, No. 6, pp. 768-776, 1996-06-01. [webpage]
  5. Masahiro IWAHASHI, Noriyoshi KAMBAYASHI, Hitoshi KIYA,
    "A Scalable Decoder with Reduced Hardware Complexity",
    IEICE Trans., Vol. J79-A, No. 7, pp. 1324-1329, 1996-07-01. [webpage]
  6. Shogo MURAMATSU, Hitoshi KIYA,
    "A New Factorization Technique for the Generalized Linear-Phase LOT and Its Fast Implementation",
    IEICE Trans. Fundamentals, Vol. E79-A, No. 8, pp. 1173-1179, 1996-08-01. [webpage]
  7. Kazunobu TOGUCHI, Hiroyuki KOBAYASHI, Hitoshi KIYA,
    "Subband Adaptive Filters with Perfect Reconstruction DFT Filter Banks",
    IEICE Trans., Vol. J79-A, No. 8, pp. 1385-1393, 1996-08-01. [webpage]
  8. Masahiro IWAHASHI, Noriyoshi KAMBAYASHI, Hitoshi KIYA,
    "Bit Reduction of DCT Basis for Transform Coding",
    IEICE Trans., Vol. J79-B-I, No. 53, pp. 572-581, 1996-08-01. [webpage]
  9. Hitoshi KIYA, Hiroyuki KOBAYASHI,
    "Oversampled Filter Banks Based on Polyphase Submatrices",
    IEICE Trans., Vol. J79-A, No. 9, pp. 1525-1534, 1996-09-01. [webpage]
  10. Hiroyuki KOBAYASHI, Hitoshi KIYA,
    "A Design Method for Oversampled DFT Filter Banks with the Minimum Delay",
    IEICE Trans., Vol. J79-A, No. 11, pp. 1801-1807, 1996-11-01. [webpage]
  11. Shogo MURAMATSU, Hitoshi KIYA,
    "An Efficient Structure of GenLOT for Finite-Duration Sequences and Its Application to M-Band Discrete-Time Wavelet Transforms",
    IEICE Trans., Vol. J79-A, No. 12, pp. 1966-1976, 1996-12-01. [webpage]

国際学会論文

  1. Takeshi UCHIDA, Hitoshi KIYA, Akihiko YAMADA,
    "Generating a Hierarchical Simulation Model on the Basis of Functional Model of Register Transfers",
    IEEE International Symposium on Circuits and Systems, 1996-05-01.
  2. Katsushige MATSUBARA, Kiyoshi NISHIKAWA, Hitoshi KIYA,
    "Pipelined Adaptive Filters Based on Two-Dimensional LMS Algorithm",
    International Technical Conference on Circuits/Systems, Computers and Communications, 1996-07-01.
  3. Kuniyuki KAJITA, Hiroyuki KOBAYASHI, Shogo MURAMATSU, Akihiko YAMADA, Hitoshi KIYA,
    "Design Methods for Oversampled DFT Filter Banks",
    International Technical Conference on Circuits/Systems, Computers and Communications, 1996-07-01.
  4. Shigenori KINJO, Hiroshi OCHI, Hitoshi KIYA,
    "A New Two-Dimensional Parallel Block Adaptive Digital Filter",
    IEEE Midwest Symposium on Circuits and Systems, 1996-08-01.
  5. Shogo MURAMATSU, Hitoshi KIYA,
    "A New Design Method of Linear-Phase Paraunitary Filter Banks with an Odd Number of Channels",
    EURASIP European Signal Processing Conference, 1996-09-01.
  6. Hisashi SAKANE, Kiyoshi NISHIKAWA, Hitoshi KIYA,
    "A Super-Resolution Method Based on the Discrete Cosine Transforms",
    EURASIP European Signal Processing Conference, 1996-09-01.
  7. Kuniyuki KAJITA, Hiroyuki KOBAYASHI, Shogo MURAMATSU, Akihiko YAMADA, Hitoshi KIYA,
    "A Design Method of Oversampled Paraunitary DFT Filter Banks Using House-Holder's Factorization",
    EURASIP European Signal Processing Conference, 1996-09-01.
  8. XiaoXia ZOU, Shogo MURAMATSU, Hitoshi KIYA,
    "The Generalized Overlap-Add and Overlap-Save Methods Using Discrete Sine and Cosine Transforms for FIR Filtering",
    IEEE International Conference on Signal Processing, 1996-10-01.

学会講演論文

  1. 内田 健, 貴家 仁志, 山田 昭彦,
    "異なる抽象化レベルを持つシミュレーションモデルの生成 -- レジスタ転送の関数表現に基づく生成法 --",
    情報処理学会 設計自動化研究会, pp. DA79-4, 1996-02-01.
  2. 小林 弘幸, 貴家 仁志,
    "低遅延DFTフィルタバンクの一設計法",
    電子情報通信学会 総合大会, pp. A-204, 1996-03-01.
  3. 鄒 暁霞, 坂根 尚, 貴家 仁志,
    "DFTに基づく超解像法の実演算処理",
    電子情報通信学会 総合大会, pp. A-135, 1996-03-01.
  4. 原田 康裕, 村松 正吾, 貴家 仁志,
    "改良GenLOTを用いた直線位相正規直交M帯域DTWTの評価",
    電子情報通信学会 総合大会, pp. SA-4--5, 1996-03-01.
  5. 松原 勝重, 西川 清史, 貴家 仁志,
    "2次元LMSに基づくパイプライン適応フィルタの一構成法",
    電子情報通信学会 総合大会, pp. A-142, 1996-03-01.
  6. 小林 弘幸, 貴家 仁志,
    "任意の間引き率を持つ完全再構成DFTフィルタバンクとその最小遅延量について",
    電子情報通信学会 ディジタル信号処理研究会, pp. DSP96-10, 1996-05-01.
  7. 山内 拓也, 小林 弘幸, 貴家 仁志,
    "低遅延量を持つオーバサンプルフィルタバンクについて",
    電子情報通信学会 ディジタル信号処理研究会, pp. DSP96-42, 1996-06-01.
  8. 中薗 啓介, 内田 健, 貴家 仁志, 山田 昭彦,
    "異なる演算語長を持つ処理に対する演算器の選択法",
    電子情報通信学会 VLSI研究会, pp. VLD96-14, 1996-06-01.
  9. 渡部 誠二, 西川 清史, 藤井 信生, 貴家 仁志,
    "適応フィルタに基づくレート変換器の設計",
    電子情報通信学会 ディジタル信号処理研究会, pp. DSP96-61, 1996-07-01.
  10. 村松 正吾, 貴家 仁志,
    "有限長信号に対する一般化LOTの効果的構成 --- 対称拡張法の効果的実現 ---",
    電子情報通信学会 ディジタル信号処理研究会, pp. DSP96-62, 1996-07-01.
  11. 山本 宰, 内田 健, 貴家 仁志, 山田 昭彦,
    "ソフトウェア・パイプライニングに基づく演算器の選択法 -記憶要素のコスト削減に関する検討 -",
    情報処理学会 DAシンポジウム, 1996-08-01.
  12. 内田 健, 貴家 仁志, 山田 昭彦,
    "階層的な抽象レベルを持つシミュレーションモデルの評価",
    電子情報通信学会 ソサイエティ大会, pp. A-65, 1996-09-01.
  13. 原田 康裕, 村松 正吾, 貴家 仁志,
    "チェス盤歪みを伴わない2分割QMFバンクについて",
    電子情報通信学会 ディジタル信号処理研究会, pp. CAS96-52, 1996-09-01.
  14. 小林 弘幸, 山内 拓也, 貴家 仁志,
    "任意の遅延量を持つオーバサンプルフィルタバンク",
    電子情報通信学会 ソサイエティ大会, pp. A-74, 1996-09-01.
  15. 渡部 誠二, 藤井 信生, 貴家 仁志,
    "適応フィルタに基づくマルチステージレート変換器の設計",
    電子情報通信学会 ソサイエティ大会, pp. A-93, 1996-09-01.
  16. 松原 勝重, 西川 清史, 貴家 仁志,
    "新しいルックアヘッド変換を用いたパイプライン適応フィルタのアーキテクチャ",
    電子情報通信学会 ソサイエティ大会, pp. A-94, 1996-09-01.
  17. 松原 勝重, 西川 清史, 貴家 仁志,
    "新しいルックアヘッド変換を用いたパイプライン適応フィルタ",
    電子情報通信学会 ディジタル信号処理シンポジウム, pp. A6-1, 1996-11-01.
  18. 渡部 誠二, 貴家 仁志, 藤井 信生,
    "適応フィルタに基づくマルチステージレート変換器の設計法",
    電子情報通信学会 ディジタル信号処理シンポジウム, pp. B3-3, 1996-11-01.
  19. 鄒 暁霞, 村松 正吾, 貴家 仁志,
    "Implementation of Sampling Rate Conversion with Fewer Delay",
    電子情報通信学会 ディジタル信号処理研究会, pp. DSP96-104, 1996-12-01.